Energy–Efficient Design for Highly Associative Instruction Caches in Next–Generation Embedded Processors

机译：嵌入式处理器的节能分区指令缓存体系结构

机译：嵌入式系统中高度关联的高速缓存的减少泄漏能量的技术

机译：DLIC：解码的循环指令缓存，用于节能型嵌入式处理器

机译：下一代嵌入式处理器中高度关联的指令高速缓存的节能设计

机译：多目标专用指令集处理器设计：朝着高性能，节能和安全的嵌入式系统发展。

机译：具有无线Fronthaul的高速缓存辅助C-RAN系统的Fronthaul和Edge Links的节能关节设计

机译：嵌入式处理器的低能耗，高关联性缓存设计

机译：高效缓存系统，高效缓存存储方法和高效缓存操作程序

机译：通过执行嵌入在缓存行大小块中的链接跳转指令，将指令突发加载到处理器缓存中

机译：针对数字信号处理器采用高速缓存指令的选择性有效性的高效指令预取机制及其操作方法